「デッドレイヤー」がムーアの法則のライフライン

キャパシター（超小型電子回路における最大のデバイス構成要素）の小型化が困難であるという大きな問題が、マイクロエレクロトニクス業界を悩ませている。この問題に対する解決策が、Nature Materials（電子版）に報告される。今回考案された解決策によって、記録的な記憶密度をもち著しくサイズの小さい超小型メモリチップが得られるようになるかもしれない。

キャパシターはコンピューターのメモリチップに用いられる。しかし、全体の性能を低下させる界面「デッドレイヤー」のせいで、小型化が制限されてきた。N Spaldinらは、デッドレイヤーの起源について研究し、特定の材料の組み合わせではデッドレイヤーの影響が逆転することを発見した。この「ネガティブ」デッドレイヤーは、例えばチタン酸バリウム・キャパシターと白金電極との組み合わせについて予測されているが、全体のキャパシタンスは減少せずに増加する。結果として、電子メモリチップをもっと小型化することができる。このことは、コンピューターチップの性能向上を予測したムーアの法則が大きく延長されることを示唆している。

doi: 10.1038/nmat2429

「注目の論文」一覧へ戻る