分子電子工学：ナノスケールのポリオキソメタレート・クラスターに基づくメモリーデバイスの設計と製作
Nature 515, 7528 doi: 10.1038/nature13951
フラッシュメモリー（すなわち、電気的に消去・再プログラム可能なコンピューター用不揮発性記憶媒体）は携帯電子機器に不可欠だが、金属–酸化物–半導体（MOS）フラッシュメモリーをデータセル当たり10 nm未満のサイズまでスケールダウンすることが課題となっている。MOSフラッシュメモリーを分子に置き換える提案がなされてきたが、分子には電気伝導度が低い、抵抗が高い、デバイス歩留まりが低い、熱安定性に限界があるという欠点があるため、現行MOS技術への分子の導入が限定されている。分子系フラッシュメモリーの追求では大きな進歩が見られるが、従来のMOS技術を用いたデバイスの実現には多くの重大な障壁がある。今回我々は、コア–シェル型ポリオキソメタレート（POM）分子がMOSフラッシュメモリーの記憶ノードの候補となり得ることを示す。現実的な業界標準のデバイスシミュレーションを行ったところ、デバイス性能が主として記憶媒体中の分子の位置ではなく数で決まるナノメートルスケールでの我々の方法が妥当であることが確認された。他にも、コア–シェル型POMクラスターの性質を利用するために、酸化可能なドーパントとして[(Se(IV)O3)2]4−をクラスターコア部に組み込むと、分子を酸化してコア部を{Se(V)–Se(V)}結合（波括弧は分子ではなく部分を表す）が含まれる[Se(V)2O6]2−に変換でき、セレンが5+という新しい酸化状態になることを、分子レベルとデバイスレベルで示している。この新しい酸化状態はデバイスレベルで観測することができ、これを利用すれば、我々が「write-once-erase」と呼ぶ新型メモリーの実現につながる。まとめると、こうした結果は、現実的なナノスケール・フラッシュメモリーとしてPOMを使える可能性があることを示している。また、ドープしたPOMコアの構成で、新しいタイプの電気的挙動が見いだされる可能性もある。今回の結果は、リソグラフィーのスケールが分子限界に近づく中、コンフィギュラブルな分子をMOS技術に実際に組み込む手段を提示するものである。
