情報技術：CMOS適合フォトニック・テンソルコア

生成されるデータの量は増え続けており、それらを迅速かつ効率的に処理する必要がある。そのためには、高度に並列化された高速でスケーラブルなハードウエアが必要になる。電子部品の速度とエネルギーがジュール加熱などの影響によって根本的に制限されることを考えると、光を利用したプロセッサーは魅力的な代替ハードウエアとなるが、そうしたフォトニック・ハードウエア・アーキテクチャーはまだ萌芽期にある。今回W Perniceたちは、完全なCMOS（相補型金属酸化膜半導体）ウエハースケール集積につながる手法を用いて、毎秒数兆回の積和演算（MAC）という速度で演算可能な、相変化メモリーアレイとチップベースの光周波数コムに基づく集積フォトニック・テンソルコアを実証している。

目次へ戻る