工学：CMOS上に集積化されたメモリスターにおける数千通りのコンダクタンスレベル
Nature 615, 7954 doi: 10.1038/s41586-023-05759-5
メモリスターデバイスに基づくニューラルネットワークには、特にエッジ応用において、機械学習や人工知能のスループットとエネルギー効率を向上させる能力がある。ニューラルネットワークモデルを一から訓練するには、ハードウエアリソース、時間、エネルギーの観点からコストがかかるため、エッジに分散された何十億ものメモリスターニューラルネットワークでそうした訓練を個別に実施するのは非現実的である。実際的な方法は、クラウド訓練で得たシナプス重みをダウンロードし、エッジ応用の商業化に向けてそれらを直接メモリスターにプログラムすることであると思われる。特定の状況に適応させるために、適用の後もしくはそのさなかに、メモリスターコンダクタンスで一部ポストチューニングを行える可能性がある。従って、ニューラルネットワーク応用では、メモリスターは、多数のメモリスターネットワーク全体にわたって均一かつ正確な性能を保証するために高精度のプログラム可能性を必要とする。このため、実験室で作製したデバイスだけでなく工場で製造されたデバイスでも、それぞれのメモリスターデバイスで多くの識別可能なコンダクタンスレベルが必要である。多くのコンダクタンス状態を持つアナログメモリスターは、ニューラルネットワーク訓練、科学計算、さらには「モータル・コンピューティング（mortal computing）」など、他の応用にも恩恵をもたらす。今回我々は、商用半導体工場で相補型金属酸化膜半導体（CMOS）回路にモノリシックに集積化された256 × 256のメモリスターアレイを有する完全集積チップにおいて、メモリスターを用いて2048通りのコンダクタンスレベルが実現されたことを報告する。我々は、メモリスターにおいて実現可能なコンダクタンスレベルの数をこれまで制限していた背景の物理を特定するとともに、そうした制限を回避する電気的操作プロトコルを開発した。今回の結果は、メモリスタースイッチングの微視的描像の基礎的理解に関する知見だけでなく、さまざまな応用向けの高精度メモリスターを可能にする方法ももたらす。
