計算機工学：高速チップ設計のためのグラフ配置法

チップのフロアプランニングは、コンピューターチップの物理的レイアウトを設計する工学タスクである。50年にわたる研究にもかかわらず、チップのフロアプランニングの自動化は実現しておらず、製造可能なレイアウトの生成には物理設計エンジニアによる数か月に及ぶ集中的な努力が必要となっている。今回我々は、深層強化学習によるチップのフロアプランニング方法を報告する。この方法では、消費電力、性能、チップ面積を含む、全ての主要な指標について、人間が生成したものと同等またはより優れたチップのフロアプランが、6時間以内に自動生成される。我々は、これを達成するため、フロアプランニングを強化学習問題として捉え、豊富かつ転移可能なチップ表現を学習できるエッジベースのグラフ畳み込みニューラルネットワーク・アーキテクチャーを開発した。その結果、我々の方法は、過去の経験を利用して、問題の新しい例をよりうまくより速く解くようになり、これによって、いかなる人間の設計者よりも多くの経験を積んだ人工エージェントによるチップ設計の実行が可能になった。今回の方法は、Google社の次世代人工知能（AI）アクセラレーターの設計に用いられており、新たな世代ごとに数千時間の人間の労力を節約できる可能性がある。さらに我々は、AIが設計したより強力なハードウエアによって、AIの進歩が加速され、これら2つの分野の間に共生関係が築かれると考える。

目次へ戻る