エレクトロニクス：シリコントランジスターのモノリシック三次元集積
Nature 654, 8119 doi: 10.1038/s41586-026-10496-6
モノリシックな三次元（3D）集積回路は、集積密度、エネルギー消費、相互接続帯域幅において優位性が見込まれるが、配線工程集積化に適合可能な熱履歴の上限という制約の下で最上層に高性能の半導体やトランジスターを構築する必要がある。配線工程に適合可能なトランジスターは、レーザーアニールした多結晶シリコン、金属酸化物半導体、カーボンナノチューブ、二次元カルコゲナイド上に構築されてきた。しかし、その性能と信頼性は、最下層のシリコン金属–酸化膜–半導体電界効果トランジスターよりはるかに劣っているため、これがモノリシック3D集積化によってもたらされる改善点のほとんどを打ち消している。今回我々は、均一にドープした極薄（≤10 nm）単結晶シリコンナノ膜が、ウエハースケールまでスケールアップ可能かつ基板のトポロジーと表面粗さに対し許容性が高いロール転写印刷プロセスを用いて、垂直方向に積層可能であることを示す。これにより、400℃以下の処理温度で、同じ出発基板上に、相補的なジャンクションレス型トランジスターを複数層にわたって逐次的に作製することが可能になる。これらのデバイスは、650 μA μm−1を超える電流密度によって、基板工程のシリコン金属–酸化膜–半導体電界効果トランジスターに迫る性能を達成し、高密度な垂直集積のための層間位置合わせ精度は10 nm未満を達成した。我々は、トランジスターレベルの粒度での最大3層の集積に基づいて、インバーター、NAND、NORゲート、スタティック・ランダム・アクセス・メモリー・セルなどの論理ゲートを垂直に構築した。今回の実証は、特に研究と少ロットのプロトタイプ製造において、シリコン系モノリシック3D回路に向けて有望な道筋をもたらす。
