量子コンピューティング：ミリケルビンCMOSチップを用いたスピン量子ビット制御

スピン量子ビットは、サブミクロンと小さいことから、誤り訂正を用いた有用な量子アルゴリズムの実行に必要な数百万個の量子ビットを単一のシリコンチップに集積できるという長所がある。しかし、各物理量子ビットには多くの制御用の配線が必要であるため、大規模化に向けての大きな障壁は、量子デバイスからその外部制御および読み出し用の回路への配線が極端に過密になることである。その有望な解決策は、ミリケルビン温度の量子ビット回路の直近に制御系を配置して微小の相互配線を作り込むことである。しかしその場合でも、特に電気雑音に敏感な、交換結合に基づく2量子ビットのエンタングルゲートでは、密に一体化された制御部から生じる熱とクロストークが量子ビットの性能を低下させる問題が生じる。今回我々は、スケールアップが可能になるほど十分に低い消費電力密度の異種集積化された極低温相補型金属酸化膜半導体（クライオCMOS）回路によって制御される、シリコン金属酸化膜半導体（MOS）型電子スピン量子ビットのベンチマークを行った。我々は、クライオCMOSがスピン量子ビットの万能論理演算を効率的に実行できることを実証し、単一および2量子ビットゲートの性能にミリケルビン制御がほとんど影響を与えないことを示す。今回のサブケルビンCMOSプラットフォームが約10万個のトランジスターという複雑さであることを考えると、こうした結果は、「チップレット型」制御アーキテクチャーを用いたスピン量子ビットの密なパッケージングに基づく大規模化可能な制御の展望を開く。

目次へ戻る