Perspective
電子工学：将来のトランジスター
Nature 620, 7974 doi: 10.1038/s41586-023-06145-x
金属–酸化膜–半導体電界効果トランジスター（MOSFET）は、相補型金属–酸化膜–半導体（CMOS）技術の基本要素であり、産業革命以降最も重要な発明の1つである。集積回路製品の高速化、高エネルギー効率化、高密度集積化の要求に迫られて、MOSFETの物理的ゲート長はここ60年で20 nm未満（サブ20 nm）に縮小された。しかし、消費電力を低く抑えつつトランジスターを小型化することは、最先端のフィン型電界効果トランジスターであっても、ますます困難になっている。今回我々は、既存および将来のCMOS技術の総合的評価を提示するとともに、FETのスケーリングのために確立された階層的枠組みに基づいてゲート長サブ10 nmのFETの設計に関する課題と展望について論じる。今回の評価では、これまでのスケーリングの取り組みで得られた知見を基に最も有望なサブ10 nmゲート長MOSFETを特定することと、将来の論理集積回路製品に適したトランジスターの作製に必要な研究の取り組みに重点を置いている。また我々は、MOSFETを超える将来のトランジスターの展望と、イノベーションの機会の可能性について詳述している。我々は、トランジスター技術におけるイノベーションが、将来の材料、デバイス物理・構造、縦型・横型ヘテロ集積、コンピューティング技術を推進する中心的役割を果たし続けると予想する。
