電子デバイス：バリスティック二次元InSeトランジスター
Nature 616, 7957 doi: 10.1038/s41586-023-05819-w
国際デバイスおよびシステムロードマップ（IRDS）は、シリコン系の金属–酸化物–半導体（MOS）電界効果トランジスター（FET）については、ゲート長のスケーリングが12 nmで止まり、最終的には電源電圧が0.6 Vより下がることはないと予測している。これによって、シリコン系チップのスケーリング過程が終わる時点での最終的な集積密度と消費電力が定まる。近年、さらなる小型化と集積化を支える可能性があるチャネル材料として、原子スケールの厚さの二次元（2D）層状半導体が検討されている。しかし、最先端のシリコンFETを上回ることのできる性能を示す2D半導体FETは、これまでなかった。今回我々は、熱運動速度が高い2Dセレン化インジウム（InSe）をチャネル材料として用いたFETが、0.5 Vで動作し、6 mS μm−1という過去最高のトランスコンダクタンスと、飽和領域での83％という室温バリスティック比を達成し、これまでに報告されている全てのシリコンFETの性能を上回ったことを報告する。我々は、イットリウムドーピング誘起相転移法を開発してInSeとのオーミック接触を形成し、InSe FETをチャネル長10 nmまで微細化した。今回のInSe FETは、短チャネル効果を効果的に抑制でき、そのサブスレッショルドスイング（SS）は75 mV/decadeと低く、ドレイン誘起バリア低下（DIBL）は22 mV V−1である。さらに、10nmのバリスティックInSe FETでは、62 Ω μmという低い接触抵抗が確実に得られており、これが、シリコンで予測される限界より小さい固有遅延と大幅に低いエネルギー遅延積（EDP）につながった。
