ナノスケール材料：二次元トランジスターの絶縁体としての高κペロブスカイト膜

シリコンの金属–酸化膜–半導体電界効果トランジスターのスケーリングは、数十年にわたってムーアの法則に従ってきたが、サブ10 nm技術ノードでのシリコンの物理的薄膜化によってリーク電流などの問題が生じている。優れたゲート電場侵入を可能にする原子レベルの厚さの二次元（2D）層状半導体は、将来のトランジスターのチャネル材料として興味深い。しかし、容量換算膜厚（CET）をスケーリングしつつ、高誘電率（κ）材料と2D材料を一体化することは、困難であることが分かっている。今回我々は、2D電界効果トランジスターのゲート誘電体として、転写可能な超高κ単結晶ペロブスカイトであるチタン酸ストロンチウム膜を調べた。このペロブスカイト膜は、望ましいサブ1 nmのCETを示し、リーク電流が低い（2.5 MV cm⁻¹で10⁻² A cm⁻²未満）。我々は、チタン酸ストロンチウム誘電体と2D半導体の間のファンデルワールスギャップが、超高κ誘電体の使用に起因する不都合なフリンジング誘起障壁低下効果を軽減することを見いだした。化学気相成長法によるスケーラブルな二硫化モリブデン膜と、チタン酸ストロンチウム誘電体から作製された典型的な短チャネルトランジスターは、最低で約70 mV dec⁻¹の急峻なサブスレッショルドスイングと最高で10⁷のオンオフ電流比を示している。これは、国際デバイスおよびシステムロードマップ（IRDS：International Roadmap for Devices and Systems）の最新版によって提案された低電力仕様に合致する。

目次へ戻る