Letter 工学：ナノプロセッサー用のプログラマブルナノワイヤー回路 2011年2月10日 Nature 470, 7333 doi: 10.1038/nature09749 本質的にナノメートルスケールである構成要素から構築したナノプロセッサーは、ボトムアップで組み立てるナノシステム用に提案されたメモリーやナノセンサーなどの機能要素を制御するのに不可欠なコンポーネントである。この目標に向けたここ15年での重要な進歩としては、個々に集積した半体ナノワイヤーやカーボンナノチューブを使った単純なロジックゲートの実現が挙げられるが、これを構成するデバイスは16個以下にすぎず、回路ごとに1つの機能しかない。最近、一次元メモリスタアレイの素子を2〜3個使ったロジック回路も実証されているが、利得がないこのような受動デバイスはカスケードするのが難しい。これらの回路は、ナノスケールの材料、組み立て、アーキテクチャーが難問であるため、スケーラブルで多機能なナノプロセッサーに必要な条件を満たしていない。本論文では、このような困難を克服する、ナノプロセッサー用のプログラム可能でスケーラブルな論理タイルの設計、製作、利用について述べる。このタイルはプログラム可能な不揮発性ナノワイヤートランジスターアレイから構築された。設計した誘電体シェルと結合したGe/Siコア/シェルナノワイヤーから、均一でプログラム可能な閾値電圧を持ち、カスケード素子を駆動する能力がある不揮発性単一ナノワイヤー電界効果トランジスター（FET）が得られた。我々は、プログラム可能ナノワイヤーFETを集積するアーキテクチャーを開発して、相互連結アレイ2個からなる論理タイルを作製した。この論理タイルには、約960 µm2の面積に496個の機能設定可能なFETノードがある。最初に、この論理タイルをプログラムして、最大電圧利得が10で入出力電圧が整合した全加算器として作動させた。次に、同じ論理タイルを再プログラムできることを示し、これを使って、全減算器、マルチプレクサー、デマルチプレクサー、クロックDラッチ機能を実証した。以上の結果は、計算、記憶、アドレス指定が行える完全一体型のナノプロセッサーをカスケードして実現できるタイルアーキテクチャーを用いて、ボトムアップで構築したナノエレクトロニクス回路の複雑性と機能性が著しく進展したことを示している。 Full Text PDF 目次へ戻る
