グラフェンは、新しいエレクトロニクス材料候補として多くの関心を集めている。グラフェンは、キャリア移動度が高く、超高速高周波エレクトロニクス用として特に興味深い。しかし、従来のデバイス作製工程は、高速グラフェントランジスタの作製には容易に適用できない。そうした工程では、単層の炭素格子にかなりの欠陥が入ってしまい、デバイス性能がひどく損なわれることが多いからである。今回我々は、そのような劣化を防ぐために、自己整合ナノワイヤーゲートをもつ高速グラフェントランジスタを作製する方法について報告する。この方法では、Co2Si–Al2O3コアシェル型ナノワイヤーをゲートとして用いており、ソース電極とドレイン電極の形は自己整合プロセスを通して定まり、チャネルの長さはナノワイヤーの直径で決まる。ナノワイヤーゲートを物理的に組み立てることで、グラフェンの高いキャリア移動度が維持され、自己整合プロセスによって、ソース、ドレイン、ゲート電極のエッジの位置が自動的かつ正確に決まり、電極の重なりや大きな電極間のすき間が生じない。したがって、アクセス抵抗が最小限になる。その結果、これまで実現不可能であったトランジスタ性能が実現可能になる。チャネル長が140 nmと短いグラフェントランジスタが作製され、これまで報告された中で最高規模のオン電流（3.32 mA µm−1）と相互コンダクタンス（1.27 mS µm−1）を示した。重要なのは、オンチップマイクロ波測定結果から、この自己整合デバイスがfT = 100〜300 GHzという高い固有カットオフ（トランジット）周波数をもち、外的fT（数ギガヘルツの範囲）は主として寄生パッド容量によって制限されることを実証したことである。今回報告したグラフェントランジスタの固有fTは、ゲート長が同程度の、最高の高電子移動度トランジスタに匹敵する。
