News & Views

限界を超えた薄型トランジスター

Nature ダイジェスト Vol. 13 No. 1 | doi : 10.1038/ndigest.2016.160136

原文:Nature (2015-10-01) | doi: 10.1038/526051a | Flat transistor defies the limit

冨岡克広

理論限界を大きく下回る駆動電圧で動作する次世代トランジスターが実証された。消費電力の極めて少ない集積回路を開発する道が開かれると期待される。

図1:2D半導体結晶と3D基板からなるトンネルFET
チャネルに原子レベルの薄さの二硫化モリブデン(MoS2)結晶2層(厚さ1.3nm)、ソースに縮退p型ゲルマニウム(Ge)を用いている。電荷は、GeソースからMoS2へと垂直方向に移動した後(バンド間トンネル効果:BTBT)、MoS2層内を水平移動し(ドリフト拡散)、ドレインへと到達する(赤色の矢印)。Geは高濃度にドープされているため、トンネル効果の障壁の高さは主にGeとMoS2との有効なバンドの重なりによって、障壁幅はMoS2層の厚さ(ファンデルワールス結合の距離を含む)で決まる。 | 拡大する

Ref.1

スマートフォンやタブレット、ノートパソコンなどの我々に身近な電子機器には、集積回路の構成要素として「電界効果トランジスター(FET)」と呼ばれるトランジスターが用いられている。電子機器の性能は、FETの大幅な微細化により飛躍的に向上してきたが、FETの微細化は際限なく続けられるわけではない。低い駆動電圧での高速スイッチングを可能にする、FETの「ターンオン性能」には理論的な限界が存在し、それを超える性能の向上には消費電力の増加が避けられないからだ。そんな中、カリフォルニア大学サンタバーバラ校(米国)のDeblina Sarkarらは今回、原子レベルの薄さの二次元(2D)半導体結晶と三次元(3D)ゲルマニウム基板を組み合わせたトンネルFET(TFET)でこの限界を超えられることを実証し、Nature 2015年10月1日号91ページに報告した1。この画期的なTFETは、わずか0.1Vという低電圧で優れたターンオン性能を示す。

FETは、ゲートとソース、ドレインの3つの電極からなり、ゲートにかける電圧によって、ソースとドレイン間をつなぐ層(チャネル)に流れる電流を制御することができる。FETの微細化には、チャネル長の短縮に伴う制御性能の低下(短チャネル効果)や、電極間での意図しない電流の漏れ出し(リーク電流)という固有の問題が存在し、これらは共に待機時の消費電力の大幅な増大につながるが、マルチゲート構造の採用により解消できる。マルチゲート構造とは、FETのチャネルの多面または全面を金属ゲートと電気絶縁材料で覆い、ゲートスタックを形成した構造のことで、これによりゲートによるチャネルの静電制御能が改善される(図1)。

次世代FETの主な目標は、高性能と低消費電力の両立である。動作の速さと長持ちするバッテリーこそが、誰もが求める電子機器の特徴だからだ。しかし目標達成には、克服すべき課題が2つある。1つ目は、低い内部(ゲート-ソース)電圧で高いスイッチオン電流を実現できる、新たなチャネル材料の開発である。例えば、金属-酸化物-半導体(MOS)FETでは現在、応力を加えて結晶格子を変化させ、性能を向上させた「ひずみシリコン」からなるチップが使われているが、今後はより高い電子移動度を有するIII-V族化合物2(インジウム-ガリウム-ヒ素など)や、それ自身が優れた電子・正孔移動度を持つ純粋なゲルマニウム3、原子レベルの薄さの2D半導体4などからなるデバイスへと移行すると予想される。2つ目は、「FETの動作に必要な駆動電圧をこれ以上下げられない」という問題を解決することだが、これは材料の開発に比べてはるかに難しい。

従来型FETのスイッチング特性は、サブスレッショルド係数(SS)として知られる量によって決まる。SSのMOSFETでの理論最小値は、室温で60mV/decadeで、これは電流を1桁(decade)変化させるのに最低60mVの電圧が必要である(電圧を60mV上げると電流が10倍に増える)ことを意味する5。SSは、駆動電圧の増加に伴ってFETを流れる電流が「オン」値に向けて増加する傾きに反比例する。ここで、駆動電圧はSSに比例するため、SSに限界値のあるMOSFETでは実現可能な駆動電圧にも最小値があることになる。

この物理的な限界を突破するために、これまでトンネル効果6やインパクトイオン化7、負性容量8、機械的スイッチ9などを利用したさまざまなFETが検討されてきた。中でも、トンネル効果を用いたTFETデバイスは概して、低い駆動電圧でも高い効率で動作する上、広く用いられている相補型MOS(CMOS)技術との相性が良いため有望だ。TFETの動作原理は、量子トンネル効果による電荷輸送に基づいており、この電流をゲートにより制御することでSSを従来の理論限界値以下に下げられる。しかし、数桁にわたって理論限界値60 mV/decadeを下回るような「急峻な」SSを持つことが報告されたTFETはわずかで、シリコン系やゲルマニウム系の材料10,11、シリコンナノワイヤー12、III-V族化合物とシリコンのヘテロ接合界面13を用いたTFETなどがそうである。

TFETに急峻なSS値を持たせるためには、ドーピングを精密に制御できるデバイスの設計が不可欠だ。ドーピングとは、一部の原子を別種の原子で置き換えることによって、半導体中に電流を流すために使える電荷の量を変えることで、こうしたドーピング制御により、トンネル接合部に内部電場を効果的に誘起することができる。また、従来型MOSFETのゲートスタックなどの既に確立された構造についても、改良する必要がある。

Sarkarらは今回、2D二硫化モリブデン(MoS2)2層とバルクのゲルマニウムからなるTFETにおいて、上記の課題の多くを克服した。2D MoS2結晶層をゲルマニウム基板上に配置することで、ファンデルワールス結合を通した非常に薄い接合が形成される(図1)。この特別設計のヘテロ接合は、負性微分抵抗(電圧の増加に伴い接合を通る電流量が減少する現象)を示すことから、ファンデルワールス結合を介してトンネル輸送が起きていることが裏付けられた。2D MoS2材料でゲートスタックを形成することは容易でないため、Sarkarらはゲートに固体ポリマー電解質を用いた。

SarkarらのTFETは、室温で4桁にわたり平均31.1mV/decadeという非常に急峻なSSを実現している。SSの最小値は実に3.9mV/decadeだった。この2D半導体ヘテロ接合は、最低0.1Vという低い駆動電圧で動作し得るスイッチへの応用として、最も有望な材料の1つといえる。この材料を用いたスイッチなら、従来型FETと比較して消費電力を90%以上削減することも可能だろう。

それでも、課題はまだいくつか残っている。それらは、①2D結晶を頑丈にすること、②ゲートの固体絶縁体の特性を制御すること、③しきい値電圧(ゲート電圧の増加に伴い電流が非線形的に増加し始める電圧)を調節すること、④ドープしたチャネルの構造をうまく改良すること、⑤トンネル電流を増やすこと、などだ。これらの課題に対処できれば、Sarkarらの今回の研究成果は、改良型CMOSに応用できると期待される。また、Sarkarらが示唆するとおり、TFETを利用した高性能生体センサーへも応用できる可能性がある14。今回報告されたタイプの接合や材料を用いた超低電力・高エネルギー効率集積回路が実際に開発されれば、この回路を採用した電子機器が主流になることだろう。

(翻訳:藤野正美)

冨岡克広は北海道大学大学院情報科学研究科および 量子集積エレクトロニクス研究センター(RCIQE)に所属。

参考文献

  1. Sarkar, D. et al. Nature 526, 91–95 (2015).
  2. del Alamo, J. A. Nature 479, 317–323 (2011).
  3. Pillarisetty, R. Nature 479, 324–328 (2011).
  4. Radisavljevic, B., Radenovic, A., Brivio, J., Giacometti, V. & Kis, A. Nature Nanotechnol. 6, 147–150 (2011).
  5. Ferrain, I., Collinge, C. A. & Colinge, J.-P. Nature 479, 310–316 (2011)
  6. Seabaugh, A. C. & Zhang, Q. Proc. IEEE 98, 2095–2110 (2010).
  7. Gopalakrishnan, K., Griffin, P. B. & Plummer, J. D. IEEE Int. Electron Devices Meet. 289–292 (2002).
  8. Salahuddin, S. & Datta, S. Nano Lett. 8, 405–410 (2008).
  9. Pott, V. et al. Proc. IEEE 98, 2076–2094 (2010).
  10. Jeon, K. et al. IEEE VLSI Technol. Symp. 121–122 (2010).
  11. Kim, S. H., Kam, H., Hu, C. & Liu, T.-J. K. IEEE VLSI Technol. Symp. 178–179 (2009).
  12. Gandhi, R., Chen, Z., Singh, N., Banerjee, K. & Lee, S. IEEE Electron Device Lett. 32, 437–439 (2011).
  13. Tomioka, K., Yoshimura, M. & Takashi, F. IEEE VLSI Technol. Symp. 47–48 (2012).
  14. Sarkar, D. & Banerjee, K. Appl. Phys. Lett. 100, 143108 (2012).

キーワード

Nature ダイジェスト Online edition: ISSN 2424-0702 Print edition: ISSN 2189-7778

プライバシーマーク制度