次世代のマイクロチップとして、カーボンナノチューブ製トランジスターが注目されてきた。その理由は、シリコン製トランジスターよりも、エネルギー効率が高いからである。しかし、カーボンナノチューブ製デバイスには不完全性がつきものであり、大型電子回路に組み込むのが難しく、技術はなかなか進歩しなかった。しかし、今回、初のカーボンナノチューブ・コンピューターがスタンフォード大学（米国カリフォルニア州）のShulakerらによって製作され¹、新たな段階を迎えた。

通常、正常に動作するコンピューターを一から設計・製作するには、大勢の技術者が必要である。だから、この小さな研究グループがどのようにしてナノチューブ・コンピューターを製作したのか、注目に値する。Shulakerらは2本柱のアプローチを採用した。1本目の柱は、基板上にカーボンナノチューブを成長・配列させる技術ノウハウと経験を積み重ね、それに基づいて製作を進めることだった。

半導体カーボンナノチューブに金属カーボンナノチューブが混ざると、システムに必要な半導体特性が損なわれる。この問題を解決するため、彼らは基板上で金属カーボンナノチューブを全て無効にする方法を開発した。その結果、基板表面に半導体カーボンナノチューブだけが並んだアレイを作ることができた。次に、先進的なトランジスターレイアウト設計とリソグラフィー法を駆使して、複数本の半導体ナノチューブを平行に配置したトランジスターを作製し、各トランジスターが完璧に動作することを確認した。

さらに、Shulakerらは、ナノチューブ製トランジスターを配線でつなぎ、任意の論理素子と論理回路を作ることに成功した。デバイスの基本論理は、初期の半導体トランジスターで用いられたp型金属酸化膜半導体（PMOS）論理と同じものである。PMOSトランジスターは、制御（ゲート）電極に負電圧を印加するとオン状態になる。ちなみに、1970年頃からPMOSに代わってn型金属酸化膜半導体（NMOS）が主流になったが、NMOSの方は、ゲートに正電圧を印加するとオン状態になる。

Shulakerらのアプローチの2本目の柱は、可能な限り単純なコンピューター設計を選ぶということだった。従って、ハードウエア回路の複雑度は低くなり、トランジスターの数が少なくて済んだ。Shulakerらは、1ビットで演算を行い、1つの命令を用いるコンピューターを選択した（ちなみに、現代のコンピューターは、通常、32ビットまたは64ビットであり、多くの命令を用いている）。複数の1ビット演算を行うことによって、時間はかかるが、あらゆるnビット演算が可能になる。従って、Shulakerらの方法は、一般性に関しては妥協していない。

このコンピューターが実行する唯一の命令は、SUBNEG（減算し、その結果が負であれば分岐する）コマンド²である。今回の設計では、たった20のナノチューブ製トランジスターで実装できる。SUBNEGは、第１のメモリアドレスの内容を読み取り、それを第2のメモリアドレスの内容から減算し、その結果を第2のメモリアドレスに格納する。この減算の結果が負であれば、第3のメモリアドレスに行く、というものである。この条件文を含むため、チューリング完全が保証される。つまり、コンピューターに十分な使用可能メモリがあれば、あらゆる計算ができる。言い換えると、その命令によって、万能コンピューターの実現が可能になる²。Shulakerらのナノチューブ・コンピューターは、この命令1つで、数え上げアルゴリズムと整数ソーティングアルゴリズムを同時に実行できた。

性能の点からは、このコンピューターは、現在の標準的なコンピューターの足元にも及ばない。だが、もしこれが1955年に作られていたとしたら、あるいは対抗できたかもしれない。Shulakerらが採用したPMOS論理だけでは、スケーラビリティーに限りがある。最大のトランジスター幅を最小のトランジスター幅の約20倍以上にしなければならないからだ。その上、基本回路にいつも電流が流れているので、常に電力を消費する。現代のシリコン系コンピューターマイクロチップは、直列接続したほぼ同じ幅のPMOSトランジスターとNMOSトランジスターを用いた相補型金属酸化膜半導体（CMOS）技術で動作する。CMOS論理を採用すれば、スケーラビリティーが大幅に向上し、PMOS論理やNMOS論理より消費電力を少なくできるのである。

カーボンナノチューブ回路にCMOS論理を実装するのは容易である^3,4。製作工程数を2倍にするだけでよいからだ。しかし、もし工程数を増やしていたら、製作歩留まり（動作するトランジスターの数）は低下していたであろう。こうした歩留まり低下は、どの工程でも一定確率でデバイスに欠陥が生じるという事実に起因する。つまり、工程数を増やせば、動作しないデバイスができる確率が増えるのだ。しかし、チップ製造の歴史が物語るように、歩留まり向上は基本的に努力の問題である。従って、CMOS設計のナノチューブ系回路の製造に障害はないといえる。

Shulakerらが用いた最小のトランジスターの幅は、ナノチューブ成長プロセスの統計的性質ゆえに、およそ8μmである。これは小さいとは言い難い。果たしてカーボンナノチューブで究極のスケーラビリティーを実現できるのだろうか。現行のシリコン技術と同等以上の水準に到達できるのだろうか。その答えは、基板上にどれほど精密にナノチューブを配置できるかにかかっている。幸いにも、この分野の進歩は止まっておらず⁵、近い将来、1µm当たり500本のナノチューブという密度が実現される可能性はある⁶。もしShulakerらのナノチューブ・コンピューターのスケールアップ版（64ビット）やスケールダウン版（20nmサイズのトランジスター）の実現に研究努力が注がれるなら、ほどなくカーボンナノチューブ・コンピューターを使える時代が来るのかもしれない。

翻訳：藤野正美